PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-344371

(43) Date of publication of application: 24.12.1993

(51)Int.CI.

H04N 3/20 G09G 1/00 G09G 5/04 H04N 5/57 // G09G 1/16

(21)Application number: 04-145312

(71)Applicant: FUJITSU GENERAL LTD

(22)Date of filing:


05.06.1992

(72)Inventor: SHIMIZU AKIRA

(54) PROTECTIVE CIRCUIT FOR PREVENTING CRT BURNING

(57)Abstract:

PURPOSE: To prevent beforehand the burning of CRT phosphor due to the projection of the same high-contrast still picture for a long time brought about by forgetting turning off the power. CONSTITUTION: An A/D conversion circuit 3 digitizes a luminance signal 21 for every one field and a subtraction circuit 5 subtracts one field data and the field data which had been digitized. If the subtraction circuit output is zero, the both signals are judged to be coincident. The comparison is performed for the prescribed time which is required for a counter 7 to count a vertical synchronizing signal at most and decided by the number of bits of the counter. When the subtraction circuit output remains zero during the prescribed time, the video is not changed. That is, it is discriminated as the still picture and a comparator 8 outputs a signal 24 to drop the contrast. When it becomes animation, the counter 7 is reset.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-344371

(43)公開日 平成5年(1993)12月24日

(51)Int.Cl. ⁵	a /an	識別記号	庁内整理番号	FΙ			技術表示箇所
H 0 4 N	3/20		7337-5C				
G09G	1/00	M	8121-5G				
		. R	8121-5G				
		С	8121-5G				
	5/04		9175-5G				
				審査請求	未請求	請求項の数1(全 4 頁)	最終頁に続く

(21)出願番号

特願平4-145312

(22)出願日

平成4年(1992)6月5日

(71)出願人 000006611

株式会社富士通ゼネラル

神奈川県川崎市高津区末長1116番地

(72)発明者 清水 彰

川崎市高津区末長1116番地 株式会社富士


通ゼネラル内

(54)【発明の名称】 CRT焼き付防止保護回路

(57)【要約】

【目的】 カラーテレビ受信機をファミコンなどのテレビゲームに使用した場合において、電源の消し忘れなどにより長時間ハイコントラストの同一静止画像を映出したことにより生じるCRT蛍光体の焼き付を未然に防止する。

【構成】 A/D変換回路3で1フィールドおきに輝度信号21をディジタル信号化し、一つのフィールドデータとその前にディジタル信号化したフィールドデータとを減算回路5で減算する。減算回路出力が零であれば双方の信号は同一と判別する。この同一か否かの比較を所定時間行う。所定時間とはカウンタ7が垂直同期信号を最大限カウントするに至る所要時間であり、カウンタのビット数で決まる。この所定時間に該減算回路出力が零を継続したときは、映像は変化していない、つまり静止画と判別し、コンパレータ8よりコントラストを下げるべく信号24を出力する。動画になったときはカウンタ7をリセットする。



【特許請求の範囲】

【請求項1】 DCコントロールによりコントラスト調 節を可能とした映像処理回路を設けてなるカラーテレビ 受信機において、入力された輝度信号から分離した同期 信号により、該輝度信号がインターレース方式の信号 か、ノンインターレース方式の信号か、またはランダム インターレース方式の信号かのいずれであるかを判別す るフィールド判別回路と、該フィールド判別回路よりの 判別信号に従い、インターレース方式の場合には偶数フ ィールドまたは奇数フィールドのいずれか定めた一方の 輝度信号を、ノンインターレース方式またはランダムイ ンターレース方式の場合には一つおきのフィールドの輝 度信号をそれぞれアナログからディジタル信号に変換す るA/D変換回路と、該A/D変換回路出力のディジタ ル信号のうちの上位4ビットからなる画素データをフィ ールドごとに記憶するフィールドメモリと、該A/D変 換回路出力とフィールドメモリ出力とを減算して双方の レベル差を出力する減算回路と、前記同期信号から分離 した垂直同期信号をカウントするカウンタと、該カウン 夕の最大カウント数に至るまでの所要時間ごとに該減算 回路よりのレベル差を監視し、該所要時間の間にレベル 差がないときにはコントラストを下げるべく信号を出力 する一方、該所要時間の間にレベル差が認められたとき には前記カウンタをリセットする信号を出力するコンパ レータとで構成し、一定時間内に映像信号の変化がない ときにはコントラストを下げるようにしたことを特徴と するCRT焼き付防止保護回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、カラーテレビ受信機を、特に、ファミコンなどのテレビゲームに使用した場合において、電源の消し忘れや長時間の放置などにより、長時間ハイコントラストの同一静止画像を映出したことにより生じるCRT蛍光体の焼き付を未然に防止するようにした保護回路に関する。

[0002]

【従来の技術】近年、カラーテレビ受信機がファミコンなどのテレビゲームのディスプレイ装置として使用されるケースが増大してきている。テレビ放送やVTRなどは通常、動画であるのに対し、このようなテレビゲームの映像信号はキー入力を操作しない限り静止画、即ち同一の映像を表示し続ける。そのため、映像信号がハイコントラストの場合に長時間放置されたときには、高輝度部分の蛍光体が焼け、その部分の発光効率の低下等により後の映出時に輝度ムラや色ムラなどの障害が現れる。キーボードと常に一体となるパソコン等では、キー入力の有無を検出することでコントラストを下げる等により前記焼き付を防止する処置が採られているが、通常のカラーテレビ受信機ではこのパソコンのようなキー入力の有無を検出することはできない。

[0003]

【発明が解決しようとする課題】従って、通常のカラーテレビ受信機をファミコンなどと接続して長時間ハイコントラストの静止画を映出し続けた場合には、CRTの前記焼き付を防止することは困難であった。本発明は、このような問題を解決するため、映像状態の変化の有無を監視し、所定範囲の時間内でこの映像変化が無く同一映像と判断したときにはコントラストを自動的に下げてCRTの焼き付を未然に防止するようにした保護回路を提供することを目的とする。

[0004]

【課題を解決するための手段】本発明は、入力された輝 度信号から分離した同期信号により、該輝度信号がイン ターレース方式の信号か、ノンインターレース方式の信 号か、またはランダムインターレース方式の信号かのい ずれであるかを判別するフィールド判別回路と、該フィ ールド判別回路よりの判別信号に従い、インターレース 方式の場合には偶数フィールドまたは奇数フィールドの いずれか定めた一方の輝度信号を、ノンインターレース 方式またはランダムインターレース方式の場合には一つ おきのフィールドの輝度信号をそれぞれアナログからデ ィジタル信号に変換するA/D変換回路と、該A/D変 換回路出力のディジタル信号のうちの上位4ビットから なる画素データをフィールドごとに記憶するフィールド メモリと、該A/D変換回路出力とフィールドメモリ出 力とを減算して双方のレベル差を出力する減算回路と、 前記同期信号から分離した垂直同期信号をカウントする カウンタと、該カウンタの最大カウント数に至るまでの 所要時間ごとに該減算回路よりのレベル差を監視し、該 所要時間の間にレベル差がないときにはコントラストを 下げるべく信号を出力する一方、該所要時間の間にレベ ル差が認められたときには前記カウンタをリセットする 信号を出力するコンパレータとで構成したCRT焼き付 防止保護回路を提供するものである。

[0005]

【作用】1フィールドおきに輝度信号をディジタル信号化し、一つのフィールドデータとその前にディジタル信号化したフィールドデータとを比較する。この比較は双方のデータの振幅の大きい部分を表す上位ビットのみを使用して減算回路で行う。従って、減算回路出力が零であれば双方の信号は同一と判断できる。この同一か否がの比較を所定時間行う。所定時間とはカウンタが垂直同期信号を最大限カウントするに至る所要時間であり、カウンタのビット数で決まる。この所要時間であり、カウンタのビット数で決まる。この所要時間(所定時間)、該減算回路出力が零を継続したときは、映像は変化していない、つまり静止画と判別し、コンパレータよりコントラストを下げるべく信号を出力する。減算回路出力が零でない場合はその都度カウンタはリセットされ、その状態ではコントラストを下げるべく信号は出力されない。

[0006]

【実施例】以下、図面に基づいて本発明によるCRT焼 き付防止保護回路を説明する。図1は本発明によるCR T焼き付防止保護回路の一実施例を示す要部ブロック図 である。図において、1は輝度信号(Y信号)21から同 期信号を分離する同期分離回路、2は入力した輝度信号 21がインターレース方式の信号か、若しくはノンインタ ーレース方式の信号か、またはランダムインターレース 方式の信号かのいずれであるかを同期信号から判別する フィールド判別回路、3はアナログの輝度信号21をフィ ールド判別回路2よりの判別信号22に従い1フィールド おきにディジタル信号に変換するA/D変換回路、4は A/D変換回路3のディジタル信号出力から上位4ビッ トを1画素データとして使用し、これを1フィールドご とに順次記憶し、そして出力するフィールドメモリ、5 はA/D変換回路3の出力とフィールドメモリ4の出力 とを減算することにより双方の信号が同一か否かを判別 する減算回路、6は同期分離回路1よりの同期出力か ら、垂直同期信号のみを取り出す積分回路、7は垂直同 期信号をカウントするカウンタ(Vカウンタ)、8はカ ウンタ7のカウント時間を基準に減算回路出力を監視す るコンパレータ、TR1はコンパレータ8の制御に従い、 コントラストを下げる場合にオンするスイッチング用と してのトランジスタ、9はコントラスト制御を含む映像 信号処理回路である。

【0007】次に、本発明の動作について説明する。走 査の方式にはインターレース方式、ノンインターレース 方式およびランダムインターレース方式が有るが、これ ら各方式は同期信号の配列がそれぞれ相違する。即ち、 インターレース方式であれば、偶数フィールドと奇数フ ィーグドとでは垂直走査期間における水平同期信号と垂 直帰線期間の同期信号(等価パルス、垂直同期、水平同 期)との配列上の関係が相違する。また、ノンインター レース方式の場合には各フィールド(この場合はフレー ムといってもよい)の同期信号配列は同じである。従っ て、同期分離回路1よりの同期信号から、垂直同期信号 の立ち上がりより一定時間後の水平同期信号の位相を検 出する、または走査線262本目の水平同期信号より一定 時間後の垂直同期信号の有無を検出する等によりいずれ の方式かを判別する。そして、上記のいずれでもない場 合はランダムインターレースと判別する。

【0008】A/D変換回路3のA/D変換は、インターレース方式の信号であれば、偶数または奇数のいずれかのフィールドに統一する。この統一は予め定めておく。また、ノンインターレースおよびランダムの各方式では1フィールドおきにする。 結果として、いずれの方式でも1フィールドおきであるが、このようにするのは、同一映像か否かの判別に要する時間を短縮するため、およびフィールドメモリ4のメモリ容量の節約のためである。A/D変換回路3のディジタル出力は、本実

施例では1画素を8ビット構成としている。そして、そ のうちの上位(MSB) 4ビットをもってその画素データ としている。これは、フィールドメモリ4のメモリ容量 を節約するためである。しかし、ハイコントラスト成分 (大振幅成分) はこの上位4ビットにほぼ現れるので、 これを監視することで映像内容は十分把握できると考え られる。該上位4ビットの画素データはフィールドメモ リ4に1フィールド単位に記憶せしめるとともに、減算 回路5へも順次入力する。該減算回路5にはさらに、フ ィールドメモリ4より順次出力されたデータが入力す る。このフィールドメモリ4からのデータは、A/D変 換回路3からの上記データの一つ前のフィールドのデー 夕である。減算回路5はこれら双方を減算する。減算す ることで、その結果が零であれば比較したフィールドの 映像は同一内容であり、零以外であれば映像内容が相違 していることになる。

【0009】減算回路5の減算データ(レベル差)はコンパレータ8へ入力する。該コンパレータ8にはさらに、カウンタ7からのカウントデータ23が入力していっる。ここで、カウンタ7につき説明する。カウンタ7の役割は時間管理である。カウンタ7には積分回路6で分離した垂直同期信号が入力している。カウンタ7はこの垂直同期信号をカウントするが、カウント可能な上限はそのカウンタのビット数で決まり、そしてその上限までに至る所要時間はその上限値と垂直同期信号の周期との積になる。例えば、インターレース方式(NTSC方式)の場合、垂直周期は1/60(秒)であるので、これを16ビット、または18ビットのカウンタでカウントしたときの上記所要時間Tmは次のようになる。

18ビット→Tm= (1 / 60) ×262144≒72 (分) コンパレータ8には上記カウントデータが逐次入力され、これと並行して減算回路5よりのデータを監視する。そして、上記Tmの範囲で減算データが零を継続したときには、該Tmの間、映像は変化していない、つまり静止画状態にあると判別する。しかし、これは理想的な場合であって、実際には減算データにはノイズ等の影響が

16ピット→Tm= (1/60) × 65536≒18 (分)

数Kを与え、該減算データが一定値以下の場合は零(静止画)と見なすこととしている。 このように、静止画 状態が時間Tmの間経過したときには、コンパレータ8は コントラスト制御信号24を出力する。本実施例においては「ハイ(H)」レベル信号を出力する。このH信号でTR1はオンし、映像処理回路9のコントラスト制御端子10の電圧を下げ、映像出力信号11のコントラストレベルを下げる。尚、該制御端子10は、使用者のコントラスト 調節に基づく電圧(例えば、マイコンのDAC 出力)が印加される端子でもある。

考えられるので、コンパレータ8には動き感度として定

【0010】コンパレータ8は静止画の間は上記Hレベル出力を継続し、動画を検出(減算データ≠0)したと

きにはカウンタ7をリセット信号25でリセットする。このリセットによりHレベルは「ロー(L)」レベルになり、その結果TR1はオフし、通常の状態へ戻る。一方、コンパレータ8における減算データが時間Tm経過前に零でなく、変化しているときには映像が動画であることを意味するので、この場合には動きを検出の都度リセット信号25によりカウンタ7をリセットする。従って、この状態では上記Hレベルは出力されず、Lの状態にあってTR1をオフし続ける。

[0011]

【発明の効果】以上説明したように本発明によれば、カラーテレビ受信機をファミコン等と接続してテレビゲーム等に使用した場合に、ハイコントラストの静止画が一定時間継続したときには自動的にコントラストを下げるので、上記状態で長時間放置した場合に生じるCRTの蛍光体焼き付きを未然に防止し、カラーテレビ受信機の品質性能の維持に寄与するものである。


【図面の簡単な説明】

【図1】本発明によるCRTの焼き付防止保護回路の一 実施例を示す要部プロック図である。

【符号の説明】

- 1 同期分離回路
- 2 フィールド判別回路
- 3 A/D変換回路
- 4 フィールドメモリ
- 5 減算回路
- 6 積分回路
- 7 カウンタ
- 8 コンパレータ
- TR1 トランジスタ
- 9 映像信号処理回路
- 21 輝度信号
- 22 判別信号
- 23 カウントデータ
- 24 コントラスト制御信号
- 25 リセット信号

【図1】



フロントページの続き

(51) Int. Cl. ⁵

識別記号

庁内整理番号

FΙ

技術表示箇所

H 0 4 N 5/57 // G 0 9 G 1/16

F 8121 - 5G

M = 8121 - 5G